當今，在沒有透徹掌握芯片、封裝結構及PCB的電源供電系統(tǒng)特性時，高速電子系統(tǒng)的設計是很難成功的。事實上，為了滿足更低的供電電壓、更快的信號翻轉速度、更高的集成度和許多越來越具有挑戰(zhàn)性的要求，很多走在電子設計前沿的公司在產品設計過程中為了確保電源和信號的完整性，對電源供電系統(tǒng)的分析投入了大量的資金，人力和物力。
電源供電系統(tǒng)(PDS)的分析與設計在高速電路設計領域，特別是在計算機、半導體、通信、網絡和消費電子產業(yè)中正變得越來越重要。隨著超大規(guī)模集成電路技術不可避免的進一步等比縮小，集成電路的供電電壓將會持續(xù)降低。隨著越來越多的生產廠家從130nm技術轉向90nm技術，可以預見供電電壓會降到1.2V，甚至更低，而同時電流也會顯著地增加。從直流IR壓降到交流動態(tài)電壓波動控制來看，由于允許的噪聲范圍越來越小，這種發(fā)展趨勢給電源供電系統(tǒng)的設計帶來了巨大的挑戰(zhàn)。
PCB電源供電系統(tǒng)設計概覽
通常在交流分析中，電源地之間的輸入阻抗是用來衡量電源供電系統(tǒng)特性的一個重要的觀測量。對這個觀測量的確定在直流分析中則演變成為IR壓降的計算。無論在直流或交流的分析中，影響電源供電系統(tǒng)特性的因素有：PCB的分層、電源板層平面的形狀、元器件的布局、過孔和管腳的分布等等。
 |
圖1：PCB上一些常見的會增加電流路徑阻性的物理結構設計。 |
電源地之間的輸入阻抗概念就可以應用在對上述因素的仿真和分析中。比如，電源地輸入阻抗的一個非常廣泛的應用是用來評估板上去耦電容的放置問題。隨著一定數量的去耦電容被放置在板上，電路板本身特有的諧振可以被抑制掉，從而減少噪聲的產生，還可以降低電路板邊緣輻射以緩解電磁兼容問題。為了提高電源供電系統(tǒng)的可靠性和降級系統(tǒng)的制造成本，系統(tǒng)設計工程師必須經�？紤]如何經濟有效地選擇去耦電容的系統(tǒng)布局。
高速電路系統(tǒng)中的電源供電系統(tǒng)通�？梢苑殖尚酒⒓�電路封裝結構和PCB三個物理子系統(tǒng)。芯片上的電源柵格由交替放置的幾層金屬層構成，每層金屬由X或Y方向的金屬細條構成電源或地柵格，過孔則將不同層的金屬細條連接起來。
對于一些高性能的芯片，無論內核或是IO的電源供電都集成了很多去耦單元。集成電路封裝結構，如同一個縮小了的PCB，有幾層形狀復雜的電源或地平板。在封裝結構的上表面，通常留有去耦電容的安裝位置。PCB則通常含有連續(xù)的面積較大的電源和地平板，以及一些大大小小的分立去耦電容元件，及電源整流模塊(VRM)。邦定線、C4凸點、焊球則把芯片、封裝和PCB連接在了一起。
整個電源供電系統(tǒng)要保證給各個集成電路器件提供在正常范圍內穩(wěn)定的電壓。然而，開關電流和那些電源供電系統(tǒng)中寄生的高頻效應總是會引入電壓噪聲。其電壓變化可以由下式計算得到：
這里ΔV是在器件處觀測到的電壓波動，ΔI是開關電流。Z是在器件處觀測到的整個電源供電系統(tǒng)電源與地之間的輸入阻抗。為了減小電壓波動，電源與地之間要保持低阻。在直流情況下，由于Z變成了純電阻，低阻就對應了低的電源供電IR壓降。在交流情況下，低阻能使開關電流產生的瞬態(tài)噪聲也變小。當然，這就需要Z在很寬的頻帶上都要保持很小。
