產(chǎn)品詳情
1.4 華大HC32A460 系列功能簡介
1.4.1 CPU
華大HC32A460 系列集成了新一代的嵌入式 ARM® Cortex®-M4 with FPU 32bit 精簡指令CPU，實(shí)現(xiàn)了管腳少功耗低的同時，提供出色的運(yùn)算性能和迅速的中斷反應(yīng)能力。片上集成的存儲容量可以充分發(fā)揮出 ARM® Cortex®-M4 with FPU 出色的指令效率。CPU支持 DSP 指令，可以實(shí)現(xiàn)高效信號處理運(yùn)算和復(fù)雜算法。單點(diǎn)精度 FPU（Floating PointUnit）單元可以避免指令飽和，加快軟件開發(fā)。
1.4.2 總線架構(gòu)（BUS）
主系統(tǒng)由 32 位多層 AHB 總線矩陣構(gòu)成，可實(shí)現(xiàn)以下主機(jī)總線和從機(jī)總線的互連。
主機(jī)總線
? Cortex-M4F 內(nèi)核 CPUI 總線，CPUD 總線，CPUS 總線
? 系統(tǒng) DMA_1 總線，系統(tǒng) DMA_2 總線
? USB DMA 總線
從機(jī)總線
? Flash ICODE 總線
? Flash DCODE 總線
? Flash MCODE 總線(除 CPU 以外其他主機(jī)訪問 Flash 的總線)
? SRAMH 總線(SRAMH 32kB)
? SRAMA 總線(SRAM1 64KB)
? SRAMB 總線(SRAM2 64KB，SRAM3 28KB，Ret_SRAM 4KB)
? APB1 外設(shè)總線(EMB/Timers/SPI/USART/I2S)
? APB2 外設(shè)總線(Timers/SPI/USART/I2S)
? APB3 外設(shè)總線(ADC/PGA/TRNG)
? APB4 外設(shè)總線(FCM/WDT/CMP/OTS/RTC/WKTM/I2C)
? AHB1 外設(shè)總線(KEYSCAN/INTC/DCU/GPIO/SYSC)
? AHB2 外設(shè)總線(CAN/SDIOC)
? AHB3 外設(shè)總線(AES/HASH/CRC/USB FS)
? AHB4 外設(shè)總線(SDIOC)
? AHB5 外設(shè)總線(QSPI)
借助總線矩陣，可以實(shí)現(xiàn)主機(jī)總線到從機(jī)總線高效率的并發(fā)訪問。
1.4.3 復(fù)位控制（RMU）
芯片配置了 14 種復(fù)位方式。
? 上電復(fù)位(POR)
? NRST 引腳復(fù)位(NRST)
? 欠壓復(fù)位（BOR）
? 可編程電壓檢測 1 復(fù)位（PVD1R）
? 可編程電壓檢測 2 復(fù)位（PVD2R）
? 看門狗復(fù)位（WDTR）
? 專用看門狗復(fù)位（SWDTR）
? 掉電喚醒復(fù)位(PDRST)
? 軟件復(fù)位(SRST)
? MPU 錯誤復(fù)位(MPUR)
? RAM 奇偶校驗(yàn)復(fù)位(RAMPR)
? RAMECC 復(fù)位(RAMECCR)
? 時鐘異常復(fù)位(CKFER)
? 外部高速振蕩器異常停振復(fù)位(XTALER)
1.4.4 時鐘控制（CMU）
時鐘控制單元提供了一系列頻率的時鐘功能，包括：一個外部高速振蕩器，一個外部低速振蕩器，兩個 PLL 時鐘，一個內(nèi)部高速振蕩器，一個內(nèi)部中速振蕩器，一個內(nèi)部低速振蕩器，一個 SWDT 專用內(nèi)部低速振蕩器，時鐘預(yù)分頻器，時鐘多路復(fù)用和時鐘門控電路。時鐘控制單元還提供時鐘頻率測量功能（FCM）。時鐘頻率測量電路使用測定基準(zhǔn)時鐘對測定對象時鐘進(jìn)行監(jiān)視測定。在超出設(shè)定范圍時發(fā)生中斷或者復(fù)位。AHB、APB 和 Cortex-M4 時鐘都源自系統(tǒng)時鐘，系統(tǒng)時鐘的源可選擇 6 個時鐘源：
1) 外部高速振蕩器（XTAL）
2) 外部低速振蕩器（XTAL32）
3) MPLL 時鐘（MPLL）
4) 內(nèi)部高速振蕩器（HRC）
5) 內(nèi)部中速振蕩器（MRC）
6) 內(nèi)部低速振蕩器（LRC）
系統(tǒng)時鐘的運(yùn)行時鐘頻率可以達(dá)到 200MHz。SWDT 有獨(dú)立的時鐘源：SWDT 專用內(nèi)部低速振蕩器（SWDTLRC）。實(shí)時時鐘（RTC）使用外部低速振蕩器或者內(nèi)部低速振蕩器作為時鐘源。USB-FS 的 48MHz 時鐘，I2S 通信時鐘可以選擇系統(tǒng)時鐘，MPLL，UPLL 作為時鐘源。對于每一個時鐘源，在未使用時都可以單獨(dú)打開和關(guān)閉，以降低功耗。
1.4.5 電源控制（PWC）
電源控制器用來控制芯片的多個電源域在多個運(yùn)行模式和低功耗模式下的電源供給、切換、檢測。電源控制器由功耗控制邏輯(PWC)、電源電壓檢測單元(PVD)構(gòu)成。芯片的工作電壓(VCC)為 1.8V 到 3.6V。電壓調(diào)節(jié)器(LDO)為 VDD 域和 VDDR 域供電，VDDR 電壓調(diào)壓器(RLDO)在掉電模式時為 VDDR 域供電。芯片通過功耗控制邏輯(PWC)提供了超高速、高速、超低速三種運(yùn)行模式，睡眠、停止和掉電等三種低功耗模式。電源電壓檢測單元(PVD)提供了上電復(fù)位(POR)、掉電復(fù)位(PDR)、欠壓復(fù)位(BOR)、可編程電壓檢測 1(PVD1)、可編程電壓檢測 2(PVD2)等功能，其中 POR、PDR、BOR 通過檢測 VCC 電壓，控制芯片復(fù)位動作。PVD1 通過檢測 VCC 電壓，根據(jù)寄存器設(shè)定使芯片產(chǎn)生復(fù)位或者中斷。PVD2 通過檢測 VCC 電壓或者外部輸入檢測電壓，根據(jù)寄存器選擇產(chǎn)生復(fù)位或者中斷。VDDR 區(qū)域在芯片進(jìn)入掉電模式后可以通過 RLDO 維持電源，保證實(shí)時時鐘模塊(RTC)、
喚醒定時器(WKTM)能夠繼續(xù)動作，保持 4KB 的低功耗 SRAM(Ret-SRAM)的數(shù)據(jù)。模擬模塊配備了專用供電引腳，提高了模擬性能。
1.4.6 初始化配置（ICG）
芯片復(fù)位解除后，硬件電路會讀取 FLASH 地址 0x00000400H~0x0000041FH（其0x00000408~0x0000041F 為預(yù)留功能地址，該 24byte 地址需要用戶設(shè)定全 1 以確保證芯片動作正常）把數(shù)據(jù)加載到初始化配置寄存器，用戶需要編程或擦除 FLASH 扇區(qū) 0 來修改初始化配置寄存器。
