sicvdmosfet的一個(gè)限制因素是擊穿電壓提高和導(dǎo)通電阻降低存在矛盾，導(dǎo)通電阻與擊穿電壓的2.43次方成正比.而超結(jié)和半超結(jié)可以改進(jìn)這種關(guān)系.“超結(jié)理論”由tatsuhiko等1997年提出，其關(guān)鍵結(jié)構(gòu)由交替的n柱和p柱組成，加入超結(jié)和半超結(jié)結(jié)構(gòu)可以大大提高vdmos的擊穿電壓，降低導(dǎo)通電阻。但是超結(jié)和半超結(jié)不允許n柱和p柱摻雜濃度有太大偏差，柱區(qū)電荷失配（chargeimbalance）會(huì)導(dǎo)致反向阻斷特性降低，器件性能變差。而sic注入深度淺，需要多次交替離子注入和外延生長(zhǎng)，增加了制造柱區(qū)的工藝難度。在si器件中，無論是超結(jié)器件還是半超結(jié)器件，電荷失配越嚴(yán)重，擊穿電壓越低，擊穿電壓在n柱與p柱摻雜濃度相等時(shí)達(dá)到最大.而在sic器件中，yu等也對(duì)超結(jié)結(jié)構(gòu)的電荷失配進(jìn)行了研究，得出了類似的結(jié)果，但是對(duì)于電荷失配對(duì)半超結(jié)vdmosfet的影響還缺乏相關(guān)報(bào)道。

本文通過使用二維器件仿真軟件isedessise研究了電荷失配對(duì)4h-sic半超結(jié)和超結(jié)vdmosfet反向擊穿特性的影響。sic半超結(jié)vdmosfet的最大擊穿電壓的偏移是由p阱和襯底輔助層的存在導(dǎo)致的。p阱和襯底輔助層的存在使超結(jié)結(jié)構(gòu)上下部分不對(duì)稱，因此p阱附近的電場(chǎng)和襯底輔助層內(nèi)的電場(chǎng)對(duì)器件內(nèi)部的電勢(shì)分布造成了影響。理想情況下，如果n柱和p柱摻雜濃度相同，擊穿電壓最高，半超結(jié)結(jié)構(gòu)的電場(chǎng)分布如圖3所示，柱區(qū)電場(chǎng)大小自上而下基本不變。